Unterstützung von Maschinenlernarchitektur für Block Sparsity

EP3716102 Art B1 26. November 2025

Anmelder: Intel Corporation 🇺🇸

Details

Veröffentlichungs-Nr.
EP3716102
Aktenzeichen
EP20159725
Anmeldetag
27. Februar 2020
Veröffentlichung
26. November 2025
Erteilung
26. November 2025
Rechtsraum
EP
IPC
G06F9/30G06N3/063G06F17/16
Offizieller Volltext

Abstract

This disclosure relates matrix operation acceleration for different matrix sparsity patterns. A matrix operation accelerator may be designed to perform matrix operations more efficiently for a first matrix sparsity pattern rather than for a second matrix sparsity pattern. A matrix with the second sparsity pattern may be converted to a matrix with the first sparsity pattern and provided to the matrix operation accelerator. By rearranging the rows and/or columns of the matrix, the sparsity pattern of the matrix may be converted to a sparsity pattern that is suitable for computation with the matrix operation accelerator.

Anmelder

Firma
Intel Corporation
Land
🇺🇸 USA
🇺🇸 Intel

US-amerikanischer Halbleiterhersteller mit Sitz in Kalifornien. Entwickelt und produziert Prozessoren, Chipsätze sowie weitere Halbleiterkomponenten für Computer, Server und eingebettete Systeme.

26.648 Patente in unserer Datenbank

Noch Fragen?

Wir helfen Ihnen gerne weiter. Schreiben Sie uns einfach.

Kontakt aufnehmen