Fehlertolerante Sequenzielle Speicherzelle und Testverfahren für die Speicherzelle

Details

Veröffentlichungs-Nr.

EP4024398

Aktenzeichen

EP21217897

Anmeldetag

28. Dezember 2021

Veröffentlichung

1. Oktober 2025

Erteilung

1. Oktober 2025

Rechtsraum

EP

IPC

G11C29/32

Abstract

Es wird eine SDTMR-Speicherzelle (100) zum Speichern digitaler Daten mit mindestens drei bistabilen Speicherelementen (FF1,FF2,FF3) vorgeschlagen, die in einer Normalbetriebsart ein digitales Eingangssignal und ein Taktsignal empfangen. Jedes bistabile Speicherelement gibt ein Ausgangssignal an einen Voter (101) ab, der an einem ersten Ausgang der Speicherzelle ein Ausgangssignal gemäß der Majorität der digitalen Eingangssignale erzeugt. Die Speicherzelle hat auf Basis der Triple-Modular-Redundancy (TMR) fehlerkorrigierende Eigenschaften. Die Speicherzelle ist wahlweise in eine Scanbetriebsart umschaltbar, in welcher die bistabilen Speicherelemente zu einem Schieberegister verbunden sind. In der Scanbetriebsart ist es möglich, interne Einzelbitfehler zu detektieren, trotz der fehlerkorrigierenden Eigenschaften, welche die Speicherzelle im Normalbetrieb hat. Weiterhin wird ein Verfahren zur Erzeugung von Testmustern vorgeschlagen, um die SDTMR-Zellen auf interne Bitfehler zu prüfen. Dabei greift das Verfahren sowohl auf die Netzliste einer Schaltung, welche SDTMR-Zellen enthält, als auch auf die Netzliste der verwendeten SDTMR-Zelle zu. Das Testmuster gestattet es, die Schaltung auf interne Bitfehler zu prüfen.

Anmelder

Firmen

IHP GmbH - Leibniz Institute for High Performance Microelectronics/ Leibniz-Institut für innovative Mikroelektronik
IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik

Land

🇩🇪 Deutschland

Fachgebiete