Schaltungen und Verfahren zur Multiplikation mittels Digitaler Signalverarbeitungsblöcke
EP4760483
17. Juni 2026
Anmelder: Altera Corporation 🇺🇸
Details
- Veröffentlichungs-Nr.
- EP4760483
- Anmeldetag
- 28. Oktober 2025
- Veröffentlichung
- 17. Juni 2026
- Rechtsraum
- EP
- IPC
- G06F7/544
Abstract
An integrated circuit includes a digital signal processing circuit. The digital signal processing circuit includes fixed point multiplier circuits, floating point multiplier circuits, and adder circuits. The digital signal processing circuit is configurable to implement a reduction of floating point multiplication operations based on floating point inputs to the digital signal processing circuit using the fixed point multiplier circuits, the floating point multiplier circuits, and the adder circuits.
Anmelder
- Firma
- Altera Corporation
- Land
- 🇺🇸 USA
🇺🇸
Altera Corporation
US-amerikanischer Hersteller programmierbarer Logikbausteine (FPGAs) für Kommunikations-, Industrie- und Rechenzentrumsanwendungen.
556 Patente in unserer Datenbank
Vertreten von
-
Viering, Jentschura & Partner mbB Patent- und Rechtsanwälte