Vertikaler Transistor mit Gate-Isolationsschicht und Herstellungsverfahren dafür
Anmelder: UNIST (Ulsan National Institute of Science and Technology) 🇰🇷
Details
- Veröffentlichungs-Nr.
- EP4776789
- Anmeldetag
- 30. Oktober 2025
- Veröffentlichung
- 15. Juli 2026
- Rechtsraum
- EP
Abstract
According to various embodiments, a method for manufacturing a semiconductor device having a vertical structure may be provided, the method comprising: forming a first insulator on a substrate, a first conductor on the first insulator, a second insulator disposed on the first conductor, a gate on the second insulator, a third insulator on the gate, and a second conductor on the third insulator; forming a hole penetrating the second conductor, the third insulator, the gate, the second insulator, and the first conductor; and forming an insulating layer on an inner surface of the gate based on growing a blocking material on a remaining inner surface excluding the inner surface of the gate formed by the hole.
Anmelder
- Firma
- UNIST (Ulsan National Institute of Science and Technology)
- Land
- 🇰🇷 Südkorea
Loesenbeck Specht Dantz berät seit mehr als 90 Jahren vorwiegend inländische Unternehmen und zählt zu den traditionsreichsten Patentanwaltskanzleien Ostwestfalens. Von Bielefeld aus betreut sie zusätzliche Standorte in Kassel, München und Freiburg und deckt neben Patenten und Marken auch Urheber-, Medien- und Wettbewerbsrecht ab.