Transistorstruktur, Vertikaler Nand-Flash-Speicher und Verfahren
Anmelder: Imec VZW 🇧🇪
Details
- Veröffentlichungs-Nr.
- EP4739024
- Anmeldetag
- 5. November 2024
- Veröffentlichung
- 6. Mai 2026
- Rechtsraum
- EP
Abstract
A transistor structure for a vertical NAND flash memory device is provided. The transistor structure comprises a semiconductor channel layer, a first auxiliary layer and a second auxiliary layer arranged at two opposite sides of the semiconductor channel layer along a first axis, and each of the first auxiliary layer and the second auxiliary layer comprises a first material having a first relative permittivity, the first relative permittivity being larger than 1 and lower than 3.9. The transistor structure further comprises: a first dielectric layer arranged above the semiconductor channel layer, the first auxiliary layer and the first auxiliary layer along a second axis that is perpendicular to the first axis; a charge storage layer arranged on the first dielectric layer; a second dielectric layer arranged on the charge storage layer; and a gate layer arranged on the second dielectric layer.
Anmelder
- Firma
- Imec VZW
- Land
- 🇧🇪 Belgien
Imec ist ein belgisches Forschungszentrum mit Sitz in Leuven, das auf Nanoelektronik, Halbleitertechnologie und digitale Technologien spezialisiert ist.
2.629 Patente in unserer Datenbank
Mitscherlich wurde 1896 in Berlin gegründet und zog 1951 nach München, direkt in Nähe zu Europäischem Patentamt, DPMA, Bundespatentgericht und der Münchner UPC-Lokalkammer. Sie legt Wert auf Kontinuität und betreut manche Mandate seit Jahrzehnten.