Altera Corporation Patente
🇺🇸 USA
US-amerikanischer Hersteller programmierbarer Logikbausteine (FPGAs) für Kommunikations-, Industrie- und Rechenzentrumsanwendungen.
Patente nach Anmeldejahr
Nach Anmeldejahr. Patentanmeldungen werden in der Regel erst 18 Monate nach der Anmeldung veröffentlicht, daher sind die jüngsten Jahre noch unvollständig. Der graue Balkenanteil zeigt eine Hochrechnung auf Basis der typischen Veröffentlichungsverzögerung.
Patente durchsuchen
597 gesamt| Patent | |||
|---|---|---|---|
|
19.02.2020
Verhaltenssimulationsmodell für Taktdatenwiederherstellungsphasenregelkreis
Elektronik & Schaltungstechnik
|
|||
|
Status
Angemeldet am 27.05.2016
Erteilt am 19.02.2020
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
19.02.2020
Steuerblockverkleinerung mittels Ip-Migration in einer Integrierten Schaltungsvorrichtung
Software & Datenverarbeitung
|
|||
|
Status
Angemeldet am 20.09.2016
Erteilt am 19.02.2020
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
15.01.2020
OpenCL-Kompilieren
Software & Datenverarbeitung
|
|||
|
Status
Angemeldet am 21.06.2013
Erteilt am 15.01.2020
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
04.12.2019
Konfigurieren einer programmierbaren Vorrichtung unter Verwendung einer high-level Sprache
Software & Datenverarbeitung
|
|||
|
Status
Angemeldet am 11.02.2013
Erteilt am 04.12.2019
Vertretung
Zusammenfassung
A method of preparing a programmable integrated circuit device for configuration using a high-level language includes compiling a plurality of virtual programmable devices from descriptions in said high-level language. That compiling includes compiling configurations of configurable routing resources from programmable resources of said programmable integrated circuit device, and compiling configurations of a plurality of complex function blocks from programmable resources of said programmable integrated circuit device. A machine-readable data storage medium may be encoded with a library of such compiled configurations. A virtual programmable device may include a stall signal network and routing switches of the virtual programmable device may include stall signal inputs and outputs. |
|||
|
27.11.2019
Mehrstufige Signalisierung für Verbindung auf Paket zwischen Zwei Chips durch eine Siliziumbrücke
Halbleiter & Elektrische Bauelemente
Elektronik & Schaltungstechnik
|
|||
|
Status
Angemeldet am 14.09.2016
Erteilt am 27.11.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
13.11.2019
Skalierbare Vernetzungsmodule mit Flexibler Kanalanbindung
Nachrichtentechnik & Telekommunikation
|
|||
|
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
13.11.2019
Taktung von Pipelined-Routing
Software & Datenverarbeitung
|
|||
|
Status
Angemeldet am 26.09.2014
Erteilt am 13.11.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
13.11.2019
Systeme und Verfahren für Mehrfachanschluss-Mehrfachanschlusskryptographie
Anzeige-, Signal- & Kontrolltechnik
Nachrichtentechnik & Telekommunikation
|
|||
|
Status
Angemeldet am 18.08.2016
Erteilt am 13.11.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
23.10.2019
Verfahren zur Variierung eines Periodischen Signals auf Basis von Veränderungen einer Datenfrequenz
Elektronik & Schaltungstechnik
Nachrichtentechnik & Telekommunikation
|
|||
|
Status
Angemeldet am 02.09.2011
Erteilt am 23.10.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
09.10.2019
Beschleunigerarchitektur auf einer Programmierbaren Plattform
Software & Datenverarbeitung
|
|||
|
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
25.09.2019
Systeme und Verfahren zur Partikeldetektion und Fehlerkorrektur in einer Integrierten Schaltung
Software & Datenverarbeitung
Akustik, Musik & Datenspeicherung
|
|||
|
Status
Angemeldet am 29.08.2016
Erteilt am 25.09.2019
Vertretung
Zusammenfassung
An integrated circuit for detecting and correcting error events associated with atomic particles includes error detection circuitry connected to monitoring circuitry. The error detection circuitry may include a particle sensing circuit (e.g., a diode circuit) embedded below a substrate surface of the integrated circuit, and a particle validation circuit (e.g., a sense amplifier) coupled to the particle sensing circuit through a conductive via. The particle sensing circuit may detect and collect stray charges generated by an atomic particle passing through the integrated circuit. A particle validation circuit may generate an output signal that is indicative of the particle energy of the atomic particle based on the collected stray charge by the particle sensing circuit. Monitoring circuitry may identify the particle energy based on the output signal and subsequently generate an error correction signal, which activates error correction operations in the integrated circuit. |
|||
|
25.09.2019
Integriertes Schaltungsgehäuse mit Verbesserter Kühlstruktur
Mess-, Prüf- & Zeitmesstechnik
Halbleiter & Elektrische Bauelemente
|
|||
|
Status
Angemeldet am 09.11.2016
Erteilt am 25.09.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
18.09.2019
Verfahren und Vorrichtung zur Sicherung der Programmierdaten einer Programmierbaren Vorrichtung
Software & Datenverarbeitung
Elektronik & Schaltungstechnik
|
|||
|
Status
Angemeldet am 17.04.2012
Erteilt am 18.09.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
18.09.2019
Signalflusssteuerung über Taktsignalratenanpassungen
Software & Datenverarbeitung
|
|||
|
Status
Angemeldet am 08.10.2013
Erteilt am 18.09.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
18.09.2019
Mehrschichtige Dienstqualität (qos) für Netzwerkfunktionenvirtualisierungsplattformen
Software & Datenverarbeitung
Nachrichtentechnik & Telekommunikation
|
|||
|
Status
Angemeldet am 04.05.2016
Erteilt am 18.09.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
11.09.2019
Konfigurieren einer programmierbaren Vorrichtung unter Verwendung einer high-level Sprache
Software & Datenverarbeitung
|
|||
|
Status
Angemeldet am 11.02.2013
Erteilt am 11.09.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
11.09.2019
Zeitlich gemultiplexter Mehrportspeicher
Akustik, Musik & Datenspeicherung
|
|||
|
Status
Angemeldet am 22.10.2012
Erteilt am 11.09.2019
Vertretung
Zusammenfassung
Integrated circuits having single-port memory elements may be provided. The single-port memory elements may be controlled using a control circuit to emulate multiport functionality. In one suitable embodiment, the control circuit may be an arbitration circuit configured to execute a memory request as soon as it is received by the arbitration circuit. Requests received while a current memory access is being performed may be put on hold until the current memory access has been completed. In another suitable embodiment, the control circuit may be a sequencing circuit configured to service memory access requests from a synchronous port and an asynchronous port. Memory access requests received at the synchronous port may be serviced immediately, whereas memory access requests received at the asynchronous port may be synchronized to an internal memory clock signal and may be serviced after a preceding memory access request associated with the synchronous port has been serviced. |
|||
|
11.09.2019
Integrierte Schaltungen mit mehrstufigen logischen Regionen
Elektronik & Schaltungstechnik
|
|||
|
Status
Angemeldet am 18.03.2013
Erteilt am 11.09.2019
Vertretung
Zusammenfassung
A programmable logic region (28) on a programmable integrated circuit may include a first set (34) of look-up tables (A, C) that receive programmable logic region input signals and a second set (38) of look-up tables (B, D) that produce programmable logic region output signals. Multiplexer circuitry (40) may be interposed between the first (34) and second sets (38) of look-up tables (A, B, C, D). The multiplexer circuitry (36) may receive the programmable logic region input signals in parallel with the output signals from the first set of look-up tables (A, C) and may provide corresponding selected signals to the second set of look-up tables (B, D). The programmable logic region input signals may be shared by the first and second sets of look-up tables. Logic circuitry may be coupled to outputs of the first and second sets of look-up tables. The logic circuitry may be configured to logically combine output signals from the first and second sets of look-up tables. |
|||
|
21.08.2019
Programmierbare logische Gerätespeicherelemente mit erhöhten Energieversorgungsstufen
Elektronik & Schaltungstechnik
|
|||
|
Status
Angemeldet am 16.11.2006
Erteilt am 21.08.2019
Vertretung
Harris, Ian Richard · Southampton
D Young & Co LLP · London
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
21.08.2019
Verfahren und Vorrichtung für Intelligente Speicherschnittstelle
Software & Datenverarbeitung
Akustik, Musik & Datenspeicherung
|
|||
|
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
31.07.2019
Integrierte Schaltungen mit Erweiterungsfähigem Prozessorspeicher
Software & Datenverarbeitung
|
|||
|
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
24.07.2019
Brückenschaltkreis für Kommunikationen mit dynamisch rekonfigurierbaren Schaltungen
Software & Datenverarbeitung
|
|||
|
Status
Angemeldet am 06.06.2014
Erteilt am 24.07.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
24.07.2019
Auf Skalarprodukt Basierende Verarbeitungselemente
Software & Datenverarbeitung
|
|||
|
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
24.07.2019
OpenCL-Kompilieren
Software & Datenverarbeitung
|
|||
|
Status
Angemeldet am 21.06.2013
Erteilt am 24.07.2019
Vertretung
Zusammenfassung
Systems and methods for increasing speed and reducing processing power of a compile process of programmable logic of an integrated circuit (IC) are provided. For example, in one embodiment, a method includes obtaining a high level program, comprising computer-readable instructions for implementation on programmable logic of an integrated circuit (IC); translating the high level program into low level code representative of functional components needed to execute functionalities of the high level program; generating a host program comprising computer-readable instructions for implementing the low level code based upon the high level program; obtaining modifications to the high level program; determining whether the modifications can be implemented by a new host program utilizing the low level code; and generating the new host program to implement the modifications, when the modifications can be implemented by the new host program utilizing the low level code. |
|||
|
17.07.2019
Systeme und Verfahren zur Konfiguration von SOPC ohne Verwendung eines externen Speichers
Elektronik & Schaltungstechnik
|
|||
|
Status
Angemeldet am 08.05.2012
Erteilt am 17.07.2019
Vertretung
Zusammenfassung
Systems and techniques for configuration of a system on a programmable chip (SOPC) are described. By configuring the SOPC, during power-up, with a voltage input instead of with a flash memory or another non-volatile memory, the systems and techniques may save cost and board space. |
|||
|
26.06.2019
Vorrichtung für Quellensynchronen Informationstransfer und Entsprechende Verfahren
Akustik, Musik & Datenspeicherung
Elektronik & Schaltungstechnik
|
|||
|
Status
Angemeldet am 31.05.2011
Erteilt am 26.06.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
26.06.2019
Paket mit in einem Abstand Angeordneten Kühlkörper
Halbleiter & Elektrische Bauelemente
|
|||
|
Status
Angemeldet am 09.03.2011
Erteilt am 26.06.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
26.06.2019
Integrierte Schaltungen mit Eingebetteten Doppelt Getakteten Komponenten
Software & Datenverarbeitung
Elektronik & Schaltungstechnik
|
|||
|
Status
Angemeldet am 18.05.2016
Erteilt am 26.06.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
19.06.2019
Verfahren und Vorrichtung zum Aufbau von Busverbindungsnetzwerken mit programmierbaren Verbindungsressourcen
Elektronik & Schaltungstechnik
|
|||
|
Status
Angemeldet am 14.10.2013
Erteilt am 19.06.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
22.05.2019
Konfigurierbarer Mehrfachgatter Schaltkreis
Halbleiter & Elektrische Bauelemente
|
|||
|
Status
Angemeldet am 15.10.2010
Erteilt am 22.05.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
22.05.2019
Verfahren und Vorrichtung zur Durchführung einer Hardwaregestützten Platzierung
Software & Datenverarbeitung
|
|||
|
Status
Angemeldet am 10.11.2010
Erteilt am 22.05.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
15.05.2019
Anpassungsschaltkreis und Verfahren für einen Entscheidungsgekoppelten Entzerrer
Nachrichtentechnik & Telekommunikation
|
|||
|
Status
Angemeldet am 25.08.2011
Erteilt am 15.05.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
08.05.2019
Gleitkommaoperationen mit Zweifacher Präzision
Software & Datenverarbeitung
|
|||
|
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
17.04.2019
System und Verfahren zur Empfängerentzerrungsanpassung
Nachrichtentechnik & Telekommunikation
|
|||
|
Status
Angemeldet am 10.10.2014
Erteilt am 17.04.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
10.04.2019
Techniken zur Bereitstellung von Datenratenänderungen
Software & Datenverarbeitung
|
|||
|
Status
Angemeldet am 01.06.2016
Erteilt am 10.04.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
20.03.2019
Effiziente, Integrierte Verwaltung von Schaltungskonfigurationsdaten
Software & Datenverarbeitung
Elektronik & Schaltungstechnik
|
|||
|
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
20.03.2019
Programmierbare integrierte Schaltungen mit redundanter Schaltung
Elektronik & Schaltungstechnik
|
|||
|
Status
Angemeldet am 29.10.2013
Erteilt am 20.03.2019
Vertretung
Zusammenfassung
Integrated circuits (10) with repairable logic regions are provided. Each logic region may be organized into a predetermined number of rows of logic circuitry, one of which serves as a spare row (106'). A repairable region (100) may be operable in normal mode or redundant mode. In normal mode, the spare row (106') is deactivated. When one of the logic region rows (106) contains defective circuitry, that logic region (106) is operated in redundant mode so that each row below the bad row is shifted down by one row and the spare row (106') is engaged to serve as the last row to repair that region. Each row (106) may include a multiplexer and an associated driver that drives a corresponding vertical routing segment from one row to the next. Each vertical routing segment has the option of being driven by its logically equivalent vertical wire in the immediate preceding row by configuring the corresponding multiplexer. |
|||
|
06.03.2019
Speicherelemente mit Dynamischer Pull-Up Schwächung der Schreibunterstützungsschaltung
Akustik, Musik & Datenspeicherung
|
|||
|
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
06.03.2019
Neuskalierung
Software & Datenverarbeitung
Elektronik & Schaltungstechnik
|
|||
|
Status
Angemeldet am 06.04.2011
Erteilt am 06.03.2019
Vertretung
Hoarton, Lloyd Douglas Charles · München
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
20.02.2019
Schnelles Fpga Boot-Up durch Gleichzeitige Mehrrahmige Konfigurationsschemen
Elektronik & Schaltungstechnik
|
|||
|
Status
Angemeldet am 11.04.2016
Erteilt am 20.02.2019
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
Wer vertritt Altera Corporation?
Die Kanzleien und Patentanwälte, die Altera Corporation vertreten, sowie alle Technologiefelder im vollständigen Anmelder-Profil.
Zum Anmelder-Profil