Moore, Joanne Camilla
Kontaktdaten
Über neue Patente informiert werden
Erhalten Sie wöchentlich eine E-Mail, sobald neue Patente mit Moore, Joanne Camilla als Vertreter veröffentlicht werden.
Erfolgreich angemeldet!
Sie erhalten ab sofort wöchentliche Berichte zu neuen Patenten von Moore, Joanne Camilla.
Patente
216 gesamt| Patent | |||
|---|---|---|---|
|
05.11.2025 · Infineon Technologies Austria AG
Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
Halbleiter & Elektrische Bauelemente
|
|||
|
Status
Angemeldet am 17.04.2018
Erteilt am 05.11.2025
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
05.11.2025 · Infineon Technologies Austria AG
Halbleiterbauelement
Halbleiter & Elektrische Bauelemente
|
|||
|
Status
Angemeldet am 22.02.2019
Erteilt am 05.11.2025
Vertretung
Infineon Patent Department · München
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
27.08.2025 · Infineon Technologies Austria AG
Graben-Feld-Elektrodenanordnung für Transistorvorrichtungen
Halbleiter & Elektrische Bauelemente
|
|||
|
Status
Angemeldet am 15.09.2020
Erteilt am 27.08.2025
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
13.11.2024 · Humanity Life Extension, LLC
Systeme und Verfahren zur Behandlung von Blut
Medizintechnik & Gesundheit
|
|||
|
Status
Angemeldet am 10.12.2019
Erteilt am 13.11.2024
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
21.08.2024 · Infineon Technologies Austria AG
Halbleitergehäuse und Verfahren zur Herstellung eines Halbleitergehäuses
Halbleiter & Elektrische Bauelemente
|
|||
|
Status
Angemeldet am 22.02.2019
Erteilt am 21.08.2024
Vertretung
Zusammenfassung
In an embodiment, a semiconductor package comprises a first transistor device comprising a first surface and a second surface opposing the first surface, a first power electrode and a control electrode arranged on the first surface and a second power electrode arranged on the second surface. The semiconductor package further comprises a first metallization structure arranged on the first surface, the first metallization structure comprising a plurality of outer contact pads, the outer contact pads comprising a protective layer of solder, Ag or Sn, a second metallization structure arranged on the second surface, a conductive connection extending from the first surface to the second surface and electrically connecting the second power electrode to an outer contact pad of the first metallization structure, and a first epoxy layer arranged on side faces and on the first surface of the transistor device, the first epoxy layer comprising openings defining the lateral size of the outer contact pads and a package footprint. |
|||
|
14.08.2024 · Infineon Technologies Austria AG
Halbleiterbauelement und Halbleitergehäuse
Halbleiter & Elektrische Bauelemente
|
|||
|
Status
Angemeldet am 27.02.2019
Erteilt am 14.08.2024
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
19.06.2024 · Infineon Technologies AG
Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterwafers
Halbleiter & Elektrische Bauelemente
|
|||
|
Status
Angemeldet am 20.01.2020
Erteilt am 19.06.2024
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
19.06.2024 · Infineon Technologies Austria AG
Schaltkreis, Gate-Treiber und Verfahren zum Betrieb einer Transistorvorrichtung
Halbleiter & Elektrische Bauelemente
Elektronik & Schaltungstechnik
|
|||
|
Status
Angemeldet am 30.04.2020
Erteilt am 19.06.2024
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
03.04.2024 · Infineon Technologies Austria AG
Verfahren zum Konditionieren einer Kammer für Kontaminationsfreies Ätzen eines Halbleiterbauelements
Halbleiter & Elektrische Bauelemente
|
|||
|
Status
Angemeldet am 22.06.2018
Erteilt am 03.04.2024
Vertretung
Zusammenfassung
Zusammenfassung wird geladen … |
|||
|
20.09.2023 · Infineon Technologies Dresden…
Halbleiterchip
Halbleiter & Elektrische Bauelemente
|
|||
|
Status
Angemeldet am 24.01.2019
Erteilt am 20.09.2023
Vertretung
Zusammenfassung
In an embodiment, a semiconductor die comprises a transistor device that comprises a cell field and an edge termination region, a source pad arranged on the cell field, a gate pad laterally arranged laterally adjacent the cell field and in the edge termination region, a shielding region laterally surrounding the cell field, the shielding region comprising a non-depletable doped. The polysilicon ESD protection diode is arranged laterally between the gate pad and the source pad and vertically above at least a portion of the shielding region and comprises at least two separate sections that are electrically coupled in parallel between the gate pad and the source pad. The sections are laterally spaced apart by a gap situated at a corner of the gate pad. |
|||
Vertretene Patentanmelder
Die Patentanmelder, die Moore, Joanne Camilla in den erfassten Patenten am häufigsten vertritt.
| Anmelder | Anzahl Patente |
|---|---|
| 1. Infineon Technologies Austria | 28 |
| 2. Infineon Technologies | 20 |
| 3. GM Global Technology Operations | 2 |
| 4. Cree | 1 |
| 5. Kyoto University | 1 |
| 6. Lenovo | 1 |
| 7. Osaka University | 1 |
| 8. SCHOTT | 1 |
| 9. University of Tokyo | 1 |
Patente nach Jahr
Nach Anmeldejahr. Patentanmeldungen werden in der Regel erst 18 Monate nach der Anmeldung veröffentlicht, daher sind die jüngsten Jahre noch unvollständig. Der graue Balkenanteil zeigt eine Hochrechnung auf Basis der typischen Veröffentlichungsverzögerung: so viele Anmeldungen sind für das Jahr insgesamt zu erwarten.